В RS-триггерах для записи логического нуля и логической единицы требуются разные входы, что не всегда удобно. При записи и хранении данных один бит может принимать значение, как нуля, так и единицы. Для его передачи достаточно одного провода. Как мы уже видели ранее, сигналы установки и сброса триггера не могут появляться одновременно, поэтому можно объединить эти входы при помощи инвертора, как показано на рисунке 1.
Рисунок 1. Схема D триггера (защелки)
Такой триггер получил название D триггер. Название D триггера происходит от английского слова delay — задержка. Конкретное значение задержки определяется частотой следования импульсов синхронизации. Условно-графическое обозначение D триггера на принципиальных схемах приведено на рисунке 2.
Рисунок 2. Условно-графическое обозначение D триггера (защелки)
Таблица истинности D триггера достаточно проста, она приведена в таблице 1. Как видно из этой таблицы, этот триггер способен запоминать по синхросигналу и хранить один бит информации.
Таблица 1. Таблица истинности D триггера| С | D | Q(t) | Q(t+1) | Пояснения |
|---|---|---|---|---|
| 0 | x | 0 | 0 | Режим хранения информации |
| 0 | x | 1 | 1 | |
| 1 | 0 | x | 0 | Режим записи информации |
| 1 | 1 | x | 1 |
Нужно отметить, что в ТТЛ микросхемах самый распространённый элемент — это "2И-НЕ". Принципиальная схема D триггера на элементах "2И-НЕ" приведена на рисунке 3.
Рисунок 3. Принципиальная схема D триггера на элементах "2И-НЕ"
Подобные статические триггеры применяются очень часто. В качестве примера можно назвать микросхемы 555ТМ5 и 555ТМ7 (74ALS75). На подобных триггерах- защелках реализована микросхема 8-ми разрядного параллельного регистра 1533ИР33. Пример цоколевки микросхемы 555ТМ7 приведен на рисунке 4.
Рисунок 4. Цоколевка 4-х статических D-триггеров 1533ТМ7 (74ALS75)
В данном условно-графическом обозначении микросхемы К555ТМ7 входы синхронизации обозначены G от английского слова gate — затвор. В микросхеме размещены одновременно четыре статических триггера. При этом входы синхронизации у каждой пары (G1 и G2), (G3 и G4) оьбъединены в один вывод.
Расширить функциональные возможности синхронных триггеров можно добавлением асинхронных потенциальных входов. На практике чаще всего добавляют асинхронные потенциальные входы S и R записи в триггер логического нуля и единицы. Для этого в схеме статического триггера, приведенной на рисунке 3 добавим еще один вход в логических элементах "2И-НЕ", как это показано на рисунке 4.
Рисунок 5. Схема статического D-триггера с дополнительными входами R и S
Условно-графическое изображение этого триггера приведено на рисунке 6.
Рисунок 6. Условно-графическое статического D-триггера с дополнительными входами R и S
Ещё проще реализуется D триггер на КМОП логических элементах. В КМОП микросхемах вместо логических элементов "И" используются обычные транзисторные ключи. Схема D триггера приведена на рисунке 7.
Рисунок 7. Схема D триггера, реализованная на КМОП элементах
При подаче высокого уровня синхросигнала C МОП-транзистор VT1 открывается и обеспечивает передачу сигнала с входа D на инверсный выход Q через инвертор D1. Транзистор VT2 при этом закрыт и отключает второй инвертор, собранный на транзисторах VT2 и VT3. При подаче низкого потенциала на вход C включается второй инвертор, который вместе с инвертором D1 и образует D триггер.
