Дата последнего обновления файла 09.05.2012

Лабораторная работа 6. Исследование цифровых счетчиков (делителей частоты)

Лабораторная работа выполняется с помощью учебного лабораторного стенда LESO2.

Цель работы: изучение цифровых счётчиков и приобретение навыков в их разработке и экспериментальном исследовании.

Подготовка к лабораторной работе

1. По конспекту лекций изучить работу наиболее распространенных типов цифровых счетчиков (делителей частоты):

  1. асинхронные двоичные счетчики;
  2. синхронные двоичные счетчики;
  3. недвоичные счетчики с обратной связью;
  4. недвоичные счетчики с предварительной записью;

2. Изучить принципиальную схему лабораторного стенда LESO2 и определить какую часть исследуемой схемы можно реализовать аппаратно, а какая будет реализована с помощью среды автоматизированного проектирования Quartus II.

3. Разработать принципиальные схемы исследования цифровых счетчиков (для отображения внутреннего состояния цифрового счетчика кроме светодиодов подключить семисегментные индикаторы)

Задание к работе

1.Исследовать асинхронный суммирующий счетчик

Соединить четыре JK триггера в схему суммирующего счетчика. Вход синхронизации первого триггера подключить к одному из переключателей S1 ... S8. Выходы триггеров подключить к светодиодам LED5 ... LED8. Параллельно подключить через семисегментный дешифратор индикатор HL1, как это выполнялось в лабораторной работе 3. Сконфигурировать ПЛИС в соответствии с разработанной схемой.

Подавая на вход счетчика импульсы с помощью ключа S1 и наблюдая за состояниями светодиодных индикаторов LED5 ... LED8 и показаниями семисегментного индикатора, заполните таблицу 1.

Таблица 1. Логические уровни на выходах суммирующего счетчика

C Q0(t) Q1(t) Q2(t) Q3(t) Показания индикатора
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_

2.Исследовать асинхронный вычитающий счетчик

Соединить четыре JK триггера в схему вычитающего счетчика. Вход синхронизации первого триггера подключить к одному из переключателей S1 ... S8. Выходы триггеров подключить к светодиодам LED5 ... LED8. Параллельно подключить через семисегментный дешифратор индикатор HL1, как это выполнялось в лабораторной работе 3. Сконфигурировать ПЛИС в соответствии с разработанной схемой.

Подавая на вход счетчика импульсы с помощью ключа S1 и наблюдая за состояниями светодиодных индикаторов LED5 ... LED8 и показаниями семисегментного индикатора, заполните таблицу 2.

Таблица 2. Логические уровни на выходах вычитающего счетчика

C Q0(t) Q1(t) Q2(t) Q3(t) Показания индикатора
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-

3.Исследовать синхронный суммирующий счетчик

Соединить четыре JK триггера в схему суммирующего синхронного счетчика. Вход синхронизации первого триггера подключить к одному из переключателей S1 ... S8. Выходы триггеров подключить к светодиодам LED5 ... LED8. Параллельно подключить через семисегментный дешифратор индикатор HL1, как это выполнялось в лабораторной работе 3. Сконфигурировать ПЛИС в соответствии с разработанной схемой.

Подавая на вход счетчика импульсы с помощью ключа S1 и наблюдая за состояниями светодиодных индикаторов LED5 ... LED8 и показаниями семисегментного индикатора, заполните таблицу 3.

Таблица 3. Логические уровни на выходах суммирующего счетчика

C Q0(t) Q1(t) Q2(t) Q3(t) Показания индикатора
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_
-|_

4.Исследовать синхронный вычитающий счетчик

Соединить четыре JK триггера в схему вычитающего счетчика. Вход синхронизации первого триггера подключить к одному из переключателей S1 ... S8. Выходы триггеров подключить к светодиодам LED5 ... LED8. Параллельно подключить через семисегментный дешифратор индикатор HL1, как это выполнялось в лабораторной работе 3. Сконфигурировать ПЛИС в соответствии с разработанной схемой.

Подавая на вход счетчика импульсы с помощью ключа S1 и наблюдая за состояниями светодиодных индикаторов LED5 ... LED8 и показаниями семисегментного индикатора, заполните таблицу 4.

Таблица 4. Логические уровни на выходах вычитающего счетчика

C Q0(t) Q1(t) Q2(t) Q3(t) Показания индикатора
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-
_|-

5.Исследовать недвоичный счетчик с обратной связью

Разместить на схеме примитив микросхемы К1533ИЕ18 (74163). Вход синхронизации первого триггера подключить к одному из переключателей S1 ... S8. Выходы триггеров подключить к светодиодам LED5 ... LED8. Параллельно подключить через семисегментный дешифратор индикатор HL1, как это выполнялось в лабораторной работе 3. Сконфигурировать ПЛИС в соответствии с разработанной схемой.

Подавая на вход счетчика импульсы с помощью ключа S1 и наблюдая за состояниями светодиодных индикаторов LED5 ... LED8 и показаниями семисегментного индикатора, заполните таблицу 3.

Таблица 3. Логические уровни на выходах суммирующего счетчика

Содержание отчета

  1. Цель работы;
  2. Схема исследования асинхронного суммирующего счетчика, собранного на JK триггерах;
  3. Таблица логических уровней на выходах асинхронного суммирующего счетчика и его внутренние состояния в зависимости от количества входных импульсов (по результатам эксперимента);
  4. Временные диаграммы сигналов на входе и выходах асинхронного суммирующего счетчика (по результатам эксперимента);
  5. Схема исследования вычитающего асинхронного двоичного счётчика, собранного на JK триггерах;
  6. Таблица логических уровней на выходах асинхронного вычитающего счетчика и его внутренние состояния в зависимости от количества входных импульсов (по результатам эксперимента);
  7. Временные диаграммы сигналов на входе и выходах асинхронного вычитающего счетчика (по результатам эксперимента);
  8. Схема исследования синхронного суммирующего счетчика, собранного на JK триггерах;
  9. Таблица логических уровней на выходах синхронного суммирующего счетчика и его внутренние состояния в зависимости от количества входных импульсов (по результатам эксперимента);
  10. Временные диаграммы сигналов на входе и выходах синхронного суммирующего счетчика (по результатам эксперимента);
  11. Схема исследования вычитающего синхронного двоичного счётчика, собранного на JK триггерах;
  12. Таблица логических уровней на выходах синхронного вычитающего счетчика и его внутренние состояния в зависимости от количества входных импульсов (по результатам эксперимента);
  13. Временные диаграммы сигналов на входе и выходах синхронного вычитающего счетчика (по результатам эксперимента);
  14. Схема исследования суммирующего недвоичного счётчика с обратной связью, собранного на микросхеме 74393;
  15. Таблица логических уровней на выходах суммирующего недвоичного счётчика с обратной связью и его внутренние состояния в зависимости от количества входных импульсов (по результатам эксперимента);
  16. Схема исследования вычитающего недвоичного счётчика с предварительной записью, собранного на микросхеме 74161;
  17. Таблица логических уровней на выходах вычитающего недвоичного счётчика с предварительной записью и его внутренние состояния в зависимости от количества входных импульсов (по результатам эксперимента);
  18. Выводы по каждому заданию.

Контрольные вопросы

  1. Принцип работы суммирующего асинхронного двоичного счётчика. Его временные диаграммы?
  2. Принцип работы вычитающего асинхронного двоичного счётчика. Его временные диаграммы?
  3. Чем определяется разрядность цифровых счетчиков?
  4. Как устроены цифровые делители частоты?
  5. Принцип работы суммирующего синхронного двоичного счётчика. Его преимущества перед асинхронным?
  6. Принцип работы вычитающего синхронного двоичного счётчика. Его преимущества перед асинхронным?
  7. Принцип работы реверсивного асинхронного двоичного счётчика
  8. Принцип работы суммирующего недвоичного счётчика с обратной связью?
  9. Принцип работы вычитающего недвоичного счётчика с обратной связью?
  10. Принцип работы вычитающего недвоичного счётчика с предварительной записью?
  11. Принцип работы суммирующего недвоичного счётчика с предварительной записью?
  12. Где и для чего применяются цифровые счетчики?

Литература:

  1. Микушин А.В., Сажнев А.М., Сединин В.И. Цифровые устройства и микропроцессоры. СПб, БХВ-Петербург, 2010.
  2. Угрюмов Е. П. Цифровая схемотехника. СПб, БХВ-Петербург, 2004.
  3. Дж. Ф. Уэкерли Проектирование цифровых устройств. М, Постмаркет, 2002.
  4. Шило В. Л. Популярные цифровые микросхемы. М, Радио и связь, 1987.
  5. Программируемые логические матрицы (Электронный учебник по курсу компьютерная электроника, Харьковский национальный университет радиоэлектроники)

Вместе с лабораторной работой "Исследование цифровых счетчиков (делителей частоты)" выполняют:

Лабораторная работа 1. Работа с Quartus II
http://digteh.ru/digital/lab/1/

Лабораторная работа 2. Синтез логических схем
http://digteh.ru/digital/lab/2/

Лабораторная работа 3. Исследование комбинационных схем
http://digteh.ru/digital/lab/3/

Лабораторная работа 4. Исследование работы триггеров
http://digteh.ru/digital/lab/4/

Лабораторная работа 5. Исследование работы регистров
http://digteh.ru/digital/lab/5/


Автор Микушин А. В. All rights reserved. 2001 ... 2017

Предыдущие версии сайта:
http://neic.nsk.su/~mavr
http://digital.sibsutis.ru/

Поиск по сайту сервисом Яндекс

Поиск по сайту сервисом ГУГЛ

пЕИРХМЦ@Mail.ru


Rambler's Top100