Дата последнего обновления файла 21.12.2008

RS триггер

Триггеры широко используются для создания различных счетчиков и делителей частоты. На них строятся элементы памяти, такие как ОЗУ или регистры. Именно поэтому трудно найти работу выпускнику, который не освоил работу с триггерами. Изучение работы триггеров начнем с простейшего триггера, который называется RS триггер.

RS триггер получил название по названию своих входов. Вход S (Set — установить англ.) позволяет устанавливать выход триггера Q в единичное состояние (записывать единицу). Вход R (Reset — сбросить англ.) позволяет сбрасывать выход триггера Q (Quit — выход англ.) в нулевое состояние (записывать ноль).

Для реализации RS триггера воспользуемся логическими элементами "2И-НЕ". Его принципиальная схема приведена на рисунке 1.


Рисунок 1. Схема простейшего rs триггера на схемах "2И-НЕ". Входы R и S инверсные (активный уровень'0')

Рассмотрим принцип работы RS триггера, выполненный по изображенной на рисунке 1 схеме подробнее. Пусть на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента "2И-НЕ" Q присутствует логический ноль, то на выходе нижнего логического элемента "2И-НЕ" появится логическая единица. Эта единица подтвердит логический ноль на выходе Q. Если на выходе верхнего логического элемента "2И-НЕ" Q первоначально присутствует логическая единица, то на выходе нижнего логического элемента "2И-НЕ" появится логический ноль. Этот ноль подтвердит логическую единицу на выходе Q. То есть при единичных входных уровнях схема RS триггера работает точно так же как и схема на инверторах.

Подадим на вход S нулевой потенциал. Согласно таблице истинности логического элемента "И-НЕ" на выходе Q появится единичный потенциал. Это приведёт к появлению на инверсном выходе триггера нулевого потенциала. Теперь, даже если снять нулевой потенциал с входа S, на выходе триггера останется единичный потенциал. То есть мы записали в триггер логическую единицу.

Точно так же можно записать в RS-триггер и логический ноль. Для этого следует воспользоваться входом R. Так как активный уровень на входах оказался нулевым, то эти входы — инверсные. Составим таблицу истинности RS триггера. Входы R и S в этой таблице будем использовать прямые, то есть и запись нуля, и запись единицы будут осуществляться единичными потенциалами (таблица 1).

Таблица 1. Таблица истинности RS триггера.
R S Q(t) Q(t+1) Пояснения
0 0 0 0 Режим хранения информации R=S=0
0 0 1 1
0 1 0 1 Режим установки единицы S=1
0 1 1 1
1 0 0 0 Режим записи нуля R=1
1 0 1 0
1 1 0 * R=S=1 запрещенная комбинация
1 1 1 *

RS триггер можно построить и на логических элементах "ИЛИ". Его схема приведена на рисунке 2. Принцип работы RS триггера, собранный на логических элементах "ИЛИ" будет точно таким же, как и рассмотренный ранее. Единственное отличие в работе этой схемы по сравнению с предыдущей схемой RS триггера будет заключаться в том, что сброс и установка триггера будет производиться единичными логическими уровнями. Эти особенности связаны с принципами работы инверсной логики, которые рассматривались ранее.


Рисунок 2. Схема простейшего RS триггера на схемах "ИЛИ". Входы R и S прямые (активный уровень '1')

Так как RS триггер при реализации его на логических элементах "И" и "ИЛИ" работает одинаково (его принцип работы от схемы не зависит), то и условно-графическое изображение на принципиальных схемах тоже одинаково. Условно-графическое изображение RS триггера на принципиальных схемах приведено на рисунке 3.


Рисунок 3. Условно-графическое обозначение RS триггера

Синхронный RS триггер

Схема RS триггера позволяет запоминать состояние логической схемы, но так как в начальный момент времени может возникать переходный процесс (в цифровых схемах этот процесс называется "опасные гонки"), то запоминать состояния логической схемы нужно только в определённые моменты времени, когда все переходные процессы закончены.

Это означает, что большинство цифровых схем требуют сигнала синхронизации (тактового сигнала). Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров. Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными. Для того чтобы отличать от них рассмотренные ранее варианты (RS триггер и триггер Шмитта) эти триггеры получили название асинхронных.

Формировать синхронизирующие сигналы с различной частотой и скважностью при помощи генераторов и одновибраторов мы уже научились в предыдущих главах. Теперь научимся записывать в триггеры входные логические сигналы только при наличии разрешающего сигнала.

Для этого нам потребуется схема, пропускающая входные сигналы только при наличии синхронизирующего сигнала. Такую схему мы уже использовали при построении схем мультиплексоров и демультиплексоров. Это логический элемент "2И". Триггеры, записывающие сигналы только при наличии синхронизирующего сигнала называются синхронными. Принципиальная схема синхронного RS-триггера приведена на рисунке 4.


Рисунок 4. Схема синхронного RS триггера, построенного на элементах "И-НЕ"

В таблице 2 приведена таблица истинности синхронного RS триггера. Принцип работы RS триггера не изменился, добавилось дополнительное условие: синхронизация момента срабатывания схемы. В этой таблице символ 'x' означает, что значения логических уровней на данном входе не важны. Они не влияют на работу триггера.

Таблица 2. Таблица истинности синхронного RS триггера.
С R S Q(t) Q(t+1) Пояснения
0 x x 0 0 Режим хранения информации
0 x x 1 1
1 0 0 0 0 Режим хранения информации
1 0 0 1 1
1 0 1 0 1 Режим установки единицы S=1
1 0 1 1 1
1 1 0 0 0 Режим записи нуля R=1
1 1 0 1 0
1 1 1 0 * R=S=1 запрещенная комбинация
1 1 1 1 *

Как мы уже показали выше, RS триггеры могут быть реализованы на различных логических элементах. При этом их логика работы не изменяется. В то же самое время триггеры часто выпускаются в виде готовых микросхем (или реализуются внутри БИС в виде готовых модулей), поэтому на принципиальных схемах синхронные RS триггеры обычно изображаются в виде условно-графических обозначений. Условно-графическое обозначение синхронного RS триггера приведено на рисунке 5.


Рисунок 5. Условно-графическое обозначение синхронного RS триггера

Литература:

  1. Микушин А.В., Сажнев А.М., Сединин В.И. Цифровые устройства и микропроцессоры. СПб, БХВ-Петербург, 2010.
  2. Угрюмов Е. П. Цифровая схемотехника. СПб, БХВ-Петербург, 2010.
  3. Шило В. Л. Популярные цифровые микросхемы. М, Радио и связь, 1987.
  4. Дж. Ф. Уэкерли Проектирование цифровых устройств. М, Постмаркет, 2002.
  5. Шило В. Л. "Популярные микросхемы КМОП" — М.: "Горячая Линия - Телеком" 2002
  6. "CMOS Power Consumption and Cpd Calculation" "Texas Instruments" 1997
  7. "Input and Output Characteristic of Digital Integrated Circuits" "Texas Instruments" 1996
  8. "LOGIC MIGRATION GUIDE" "Texas Instruments" 2004

Вместе со статьей "RS-триггер" читают:

Построение триггерных схем
http://digteh.ru/digital/Trigg.php

статические D-триггеры
http://digteh.ru/digital/Latch.php

Метастабильность триггеров
http://digteh.ru/digital/MetaStab.php

динамические D-триггеры
http://digteh.ru/digital/D_trigg.php

T-триггеры
http://digteh.ru/digital/T_trigg.php

JK-триггеры
http://digteh.ru/digital/JK_trigg.php


Автор Микушин А. В. All rights reserved. 2001 ... 2017

Предыдущие версии сайта:
http://neic.nsk.su/~mavr
http://digital.sibsutis.ru/

Поиск по сайту сервисом Яндекс

Поиск по сайту сервисом ГУГЛ

пЕИРХМЦ@Mail.ru


Rambler's Top100